# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-075219

(43) Date of publication of application: 14.03.1990

(51)Int.CI.

H03K 3/356

H03K 17/687 H03K 19/0185

(21)Application number : **63-226931** 

(71)Applicant: FUJITSU LTD

**FUJITSU VLSI LTD** 

(22)Date of filing:

09.09.1988

(72)Inventor: KATO KOJI


SUGIYAMA TAKASHI

### (54) LATCH CIRCUIT

# (57)Abstract:

PURPOSE: To expand the signal transmission characteristic without incurring the increase in the load of a pre-stage circuit by devising the signal transmission characteristic in the through-operation so as to be decided depending on a resistance and an input capacitance of the post-stage circuit.

CONSTITUTION: An input stage circuit 11 interposed between the pre-stage circuit and the post-stage circuit 12 consists of a P-channel transistor(TR) 11a and an N-channel TR 11b, drains of the TRs 11a, 11b and sources of them are connected together in common and connected to the pre-stage circuit and the post-stage circuit 12. Thus, source-drain resistors (RP, RN) of the TRs 11a, 11b are inserted in series between the pre-



stage circuit and the post-stage circuit 12, resulting that a desired charging time of the input capacitance of the post-stage circuit 12 is attained by adjusting the time constant depending on the resistances RP, RN and the input capacity of the post-stage circuit 12. Thus, the adjusting width of the signal transmission characteristic in the through- operation is expanded without incurring increase in the load of a pre-stage circuit.

## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

8626 - 5 J

8214-5 J 8214-5 J

8326~5 J

⑩ 特許出願公開

#### ⑫ 公 開 特 許 公 報(A) 平2-75219

@Int. Cl. 5

識別記号

庁内整理番号

個公開 平成2年(1990)3月14日

H 03 K 3/356 17/687 19/0185

D

H 03 K 17/687

GCE 101

19/00 審査請求 未請求 請求項の数 1

(全6頁)

公発明の名称 ラッチ回路

> 顧 昭63-226931 ②特

忽出 昭63(1988) 9月9日

個発 明 者 加 藤 好

愛知県春日井市高蔵寺町2丁目1844番2 富士通ヴィエル

治

エスアイ株式会社内

個発 明 杉 渚 ш

愛知県春日井市髙蔵寺町2丁目1844番2 富士通ヴイエル 任

エスアイ株式会社内

富士通株式会社 勿出 願 人 (1)出(1)

神奈川県川崎市中原区上小田中1015番地 愛知県春日井市高蔵寺町2丁目1844番2

富士通ヴイエルエスア 人

イ株式会社

弁理士 井桁 四代 理 人 貞一 外2名

明 細 書

1. 発明の名称

ラッチ回路

2. 特許請求の範囲

相補制御信号に従って信号をスルーさせたり、 あるいはラッチさせたりするラッチ回路であって、 一対のCMOSインバータからなるフリップフ ロップ回路を含む後段回路と、

入力端子と後段団路との間に介装され、Pチャ ネルトランジスタおよび N チャネルトランジスタ の各々のドレイン同士およびソース同士を共通に するとともに、

ソース側を入力端子に接続し、

ドレイン側を削配後段回路に接続し、

各々のゲートには相補制御信号が入力される入 力段回路と、

を備えたことを特徴とするラッチ回路。

3. 発明の詳細な説明

(日次)

冊要

産業上の利用分野

従来の技術

(第4図)

発明が解決しようとする課題 裸題を解決するための手段

作用

実施例

本発明の一実施例

(第1、2図)

本発明の他の実施例

(第3図)

発明の効果

(概要)

ラッチ向路に関し、

前段回路の負担増を招くことなく、スルー動作 時の信号伝達特性の調節幅を拡大することを目的 とし、

相補制御信号に従って信号をスルーさせたり、

2

あるいはラッチさせたりするラッチ回路であって、一対のCMOSインバータからなるフリップであってロップ回路を含む後段回路と、入力端子と後段回路との間に介装され、PチャネルトランジスタおよびNチャネルトランジスタの各々のドレイン同士およびソース同士を共通にするとともに、ソース側を入力端子に接続し、ドレイン側を前記後段回路に接続し、各々のゲートには相補関循信号が入力される入力段回路と、を備えて構成している。

#### (産業上の利用分野)

本発明は、ラッチ回路に関し、特にスルー動作時の信号伝達特性の調節幅を拡大したラッチ回路 に関する。

半導体集積装置では、必要に応じて信号をスルー (通過) させたり、ラッチさせたりするラッチ回路が多用される。

#### (従来の技術)

従来のこの種のラッチ回路としては、例えば第

3

低電位Vss側に接続され、Noの論理レベルは ・L・となる。

フリップフロップ回路 4 は、No = " L "を受けてその C M O S インバータ 4 b 出力(D O U T)を" H"とし、C M O S インバータ 4 a は D O U T の " H"を受けてその出力側に接続されたNo の論理レベルを" L"にする。すなわち、 ø = " H"、 ø = " L"の場合には、D I Nと同じ論理レベルが D O U T に 現れている。

一方、 ø = \* L \*、 ø = \* H \* にすると、フリップフロップ 囲路 4 はその直前のN o の論理レベルを保持し、ラッチ状態に入る。

#### (発明が解決しようとする課題)

しかしながら、このような従来のラッチ回路にあっては、DINをPチャネルトランジスタ2トおよびNチャネルトランジスタ2cのゲートに加える構成となっていたため、例えば、スルー動作時の倡号伝達特性を網節しようとした場合、その調節幅が小さいといった問題点があった。

このような構成において、今、φ="H"、▼ ="L"、DIN="H"とすると、Pチャネル トランジスタ 2 a、Nチャネルトランジスタ 2 d が導通し、そして、DINを受けてNチャネルト ランジスタ 2 c が導通する。これにより、Noは

4

すなわち、従来例の構成で信号伝達特性を調節しようとすると、多くの場合、入力段回路2の各トランジスタおよび後設回路3の各トランジスタのチャネル幅Wを調整することが行われる。しい場とは、入力段回路2の各トランジスタのチャネル幅Wを大きくするのが効果的である。しかし、反手・ネル幅を大きくすると高速動作が得られるよな駆動能力を要求することとなり、限界がある。

そこで、本発明は、前段回路の負担増を招くことなく、スルー動作時の信号伝達特性の調節幅を 拡大することを目的としている。

### [課題を解決するための手段]

本発明では、上記目的を達成するために、相補 制御信号に従って信号をスルーさせたり、あるい はラッチさせたりするラッチ回路であって、一対 のCMOSインパータからなるフリップフロップ 回路を含む後段回路と、入力端子と後段回路との

6

間に介装され、PチャネルトランジスタおよびN チャネルトランジスタの各々のドレイン同士およびソース同士を共通にするとともに、ソース似を 入力端子に接続し、ドレイン例を前記後段回路に 接続し、各々のゲートには相補制御信号が入力さ れる入力段回路と、を備えて橡成している。

#### (作用)

本発明では、入力端子と後段回路との間に、 P チャネルトランジスタおよび N チャネルトランジ スタのドレイン・ソース間抵抗が挿入される。

したがって、スルー動作時の信号伝達特性は、 上記抵抗値と後段回路の入力容量との時定数で決 められるようになり、前段回路の負担増を招くこ となく、信号伝達特性の調節幅が拡大される。

#### (実施例)

以下、本発明を図面に基づいて説明する。

第1、2図は本発明に係るラッチ回路の一実施 例を示す図である。

7

17と、 ø = \* H \* のときに導通するNチャネルトランジスタ18とを有し、入力段回路11の (D) の論理レベルと同一の論理レベルの出力信号DOUTを出力端子19に現す。なお、V cc は高電位側電源、V sc は低電位側電源である。

第2図のタイミングチャートにおいて、 øが " H " → " L " ( ø が " L " → " H " ) へと変化すると、後段回路12はその直前のDINの論理レベルを保持し、DOUTを同一の論理レベルで出力し続ける。このラッチ動作は、 ø = " L " 、 ø = " B"にある間継続される。

#### スルー動作

ø = "H"、 ø = "L"のときである。すなわち、このø、 øを受けてPチャネルトランジスタ
i1 a および N チャネルトランジスタ11 b が導通し、このときの D 1 N と同一の論理レベルを D O U T に与える。今、 D I N が "L"から"H"へと変

第1図において、10はラッチ回路であり、ラッ チ回路10は入力段回路11と、後段回路12とを有し ている。入力段回路11は、Pチャネルトランジス タ11a、Nチャネルトランジスタ11 b とを備え、 これらのPチャネルトランジスタIIaおよびNチ ャネルトランジスタ11bのドレイン同士およびソ ース同士は共通に接続されるとともに、そのソー ス側 (S) が入力端子13に接続され、また、ドレ イン側 (D) が後段回路12に接続されている。ま た、Pチャネルトランジスタ11aおよびNチャネ ルトランジスタIIIOの各ゲートには、制御信号入 力端子14、15を介して相補制御信号 4、 6 が入力 されており、Pチャネルトランジスタ11aおよび Nチャネルトランジスタ11bはø= "H"、 o = " L " のときに導通し、入力端子13に加えられた 入力信号DINを(S)から(D)、すなわち、 後段回路12へと伝達する。

後段回路12は、一対のCMOSインバータ16 a 、 16 b からなるフリップフロップ回路16と、 ø = \* し\* のときに導通するPチャネルトランジスタ

8

化し、再び"L"へと変化する場合の伝達特性を 券まる。

第2図のタイミングチャートにおいて、DIN が " L " → " H " へと立ち上がると、遅延時間 T dの後に、DOUTが"L"→"H"へと立ち上 がっている。これは、例えばDINが『H"に立 ち上がると、Pチャネルトランジスタ11aおよび Nチャネルトランジスタ11bのソース・ドレイン 間抵抗(R, 、R, )を介して後段回路12の入力。 容量が充電されていく時間に相当し、この時間 (すなわち、Td)は、R<sub>P</sub>、R<sub>B</sub> および後段回 路12の入力容量で決まる時定数を調節することで、 所望の時間とすることができる。しかも、R。、 Rn や後段回路12の入力容量を変化させても、入 力段回路11に接続される前段回路はその駆動能力 を変える必要はない。したがって、前段回路の負 担を招かずに上記Tdの銅節を行うことができる ので、その調節の幅は比較的に大きなものとする ことができる。

このように、本実施例では、前段回路と後段回

路12との間に介在する入力段回路11を、Pチャネ ルトランジスタ11 a および N チャネルトランジス 夕11 b で構成するとともに、これらPチャネルト ランジスタ11aおよびNチャネルトランジスタ11 bのドレイン同士、ソース同士を共通にして前段 回路および後段回路12に接続している。したがっ て、前段回路と後段回路12との間には、Pチャネ ルトランジスタ11 a および N チャネルトランジス タ11 b のソース・ドレイン間抵抗 (R. 、R.) が直列に挿入される結果、Rr、Rrおよび後段 回路12の入力容量などを調節して時定数を変える ことにより、上述のTdを変化させることができ る。しかも、前段回路の負担を招くことはない。 したがって、前段回路の駆動能力を考慮しなくて もよいから、その調節幅を比較的に大きなものと することができ、設計上の便宜性を図ることがで a a.

なお、上記実施例によれば入力段回路11を構成 するトランジスタ数は2個でよい。すなわち、従 来例の4個に比して半分でよい。したがって、ラ ッチ回路を多数使用する各種集積回路装置に適用 すると構成の簡素化が図れるので好ましい。

また、上記実施例では後段回路12に、ø、øで制御されるPチャネルトランジスタ17およびNチャネルトランジスタ18を含んだ構成例を示したが、これに限るものではなく、第3図に他の実施例を示すように、後段回路20をCMOSインバータ16 aおよびCMOSインバータ16 bからなるフリップフロップ回路16だけで構成してもよい。

#### 〔発明の効果〕

本発明によれば、ドレイン同士およびソース同士を共通に接続したPチャネルトランジスクおよって入力段回路と後段回路との間に、上記PチャネルおよびNチャネルトランジスクのソース・ドレイン間抵抗を介装させているので、前段回路とかで接させているので、前段回路の負担増(例えば、駆動能力の増大)を招くことなく、スルー動作時の信号伝递特性の調節帽を拡大することができる。

1 1

### 4. 図面の簡単な説明

第1、2図は本発明に係るラッチ回路の一実施 例を示す図であり、

第1図はその構成図、

第2図はそのタイミングチャート、

第3図は他の実施例を示すその構成図、

第4図は従来例を示すその構成図である。

11……入力段回路、

11 a …… P チャネルトランジスク、

11 b … … N チャネルトランジスタ、

12、20……後段回路、

13……入力端子、


16……フリップフロップ回路、

16 a 、16 b … … C M O S インパータ、

φ、φ....相補制御信号。

代理人 弁理士 井 桁 貞 一


1 2




11: 入力段回路 11a: Pチャネルトランジスタ 11b: Nチャネルトランジスタ 12: 後段回路 13: 入力端子 16: フリップフロップ回路

16:フリップフロップ回路 16a, 16b:CMOSインバータ Φ, Φ:相補制御信号

一実施例の構成図 第 1 図




ー実施例のタイミングチャート 第 2 図



20:後段回路

他の実施例の構成図 第 3 図



従来例の構成図 第 4 図